Table of Contents Table of Contents
Previous Page  51 / 62 Next Page
Information
Show Menu
Previous Page 51 / 62 Next Page
Page Background

dezembro 2017 |

Revista Abinee

nº 92 | 51

numa faixa de 10 mil a 100 mil chips/ano.

A figura ilustra estimativa de custos de

produção de chips, considerando apenas o

custo em

foundry

para conjunto de másca-

ra

full mask

(FM), para os nós tecnológicos

de 180 nm e 65 nm, para áreas de chip 4

mm² e 25 mm².

Note dois aspectos: 1) para chips de 4

mm², tem-se uma quantidade mínima maior

resultante da primeira corrida de engenha-

ria e obrigatória e, por isso, não consegui-

mos ver a redução com quantidades me-

nores, porém o preço por unidade é mais

baixa, o que pode ser atraente para muitas

aplicações; 2) por ter um menor número

de chips de 25 mm² por

wafer

, o número

mínimo resultante do lote de engenharia é

menor e, assim, fica mais visível a queda de

custo por unidade com aumento da produ-

ção. A escolha da tecnologia e área depen-

de muito da aplicação e da complexidade

da eletrônica envolvida.

Finalmente, e talvez o mais importante:

uma das principais características das apli-

cações IoT é que requerem tecnologia de

silício avançada, mas não necessariamente

as mais avançadas. Isto deve-se principal-

mente ao fato de que é necessária alguma

forma de comunicação sem fio, sendo que

os blocos de circuito analógico correspon-

dentes para implementar esta funcionalida-

de não se beneficiam muito com redução

agressiva das dimensões. Os custos para a

implementação de protótipos e produção

dos componentes com essas tecnologias

de fabricação mais maduras são também

significativamente menores.

Sobre o autor:

Jacobus Swart

é docente

da Faculdade de Engenharia Elétrica e de

Computação da Unicamp, “

fellow

” do IEEE

– Instituto de Engenheiros Elétricos e Ele-

trônicos e representante da Imec no Brasil.

Dirigiu o CTI Renato Archer de 2007 a 2011

-

jacobus.swart@imec.be

-

www.imec.be

.

Sobre Imec:

é um centro de P&D sem fins

lucrativos criado em 1984 como um spin-off

da Universidade Católica de Leuven, Bélgica.

Atualmente tem aproximadamente 3.500

colaboradores e um orçamento anual de 500

mi Euros, dos quais apenas 16% vem direta-

mente como apoio do governo local e mais

de 70% vem diretamente de projetos com

a indústria. A equipe de serviços ASIC tem

100 pessoas dedicadas e histórico de mais

de 300 PME’s e 700 universidades atendi-

das. Vislumbra oportunidades para apoio do

desenvolvimento da indústria no Brasil, em

complemento aos centros locais de P&D.

0

5

10

15

20

25

0

100.000

200.000

300.000

400.000

500.000

600.000

Custo de Produção/Chip ($)

Número de Chips

Tecnologia 65 nm MS/RF

-LP e 180 nm MS/RF

-

GP

4 mm² 180nm

25 mm² 180nm

4 mm² 65nm

25 mm² 65nm

Custo de produção de chips por unidade, incluindo o custo não recursivo (assumindo duas corridas

MPW e uma corrida de engenharia) para dois nós tecnológicos, 180 nm e 65 nm respectivamente.

|

i

i

| 47